VARIABLE DELAY CIRCUIT

Patent Number:

JP2000134072

Publication date:

2000-05-12

Inventor(s):

HARA MASAAKI

Applicant(s)::

SONY CORP

Requested Patent:

JP2000134072 (JP00134072)

Application Number: JP19980299635 19981021

Priority Number(s):

IPC Classification:

H03K5/135

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To realize inexpensively a variable delay circuit from which a desired delay is obtained without being affected by a power supply voltage or the like.

SOLUTION: The variable delay circuit is provided with a 3-bit counter 10 that generates data pulses TP, TP2, TP4 with a prescribed period based on a received clock, an up-down counter 20 that counts based on an up-down control signal UD, a delay line 30 whose delay number is set with a count output of the up-down counter 20, a delay amount detection section 40 that detects the delay by the delay line 30 and outputs the result of detect as the up-down control signal UD, and a delay lock detection section 50 that compares a current count output of the up-down counter 20 with a preceding count output to detect whether or not the delay is locked and provides an output of a required count in the two counts as a reference delay stage number. However, a period of the data pulses is selected as TP

Data supplied from the esp@cenet database - 12

(19) 日本国特許广 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-134072

(P2000-134072A)

(43)公開日 平成12年5月12日(2000.5.12)

(51) Int.Cl.⁷

識別記号

FΙ

テーマコート*(参考)

H03K 5/135

H 0 3 K 5/135

5 J 0 0 1

審査請求 未請求 請求項の数4 OL (全 10 頁)

(21)出願番号

特簡平10-299635

(22)出願日

平成10年10月21日(1998.10.21)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 原 雅明

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100086841

弁理士 脇 篤夫 (外1名)

Fターム(参考) 5J001 AA05 BB00 BB05 BB08 BB12

BB13 BB14 BB21 BB22 BB23


BB24 DD02 DD03 DD09

(54) 【発明の名称】 可変遅延回路

(57)【要約】

【課題】 電源電圧などの影響を受ずに所望する遅延量 が得られる可変遅延回路を廉価に構成する

【鮹舞手段】。入力したクロックに基づいて所定の問題 とされるデータペルスTP、TP2、TP4を生成する 3ピットカウンダ10年、アップダウン制御信号UDに 联 にいごカウンドを行うアップダウンカウンタはりゃく アップダウンカウンタ20のカウント出力によってディ レー環状が設定されるディレーマイン30年、アメニー コイン30による遅延量を検出し、検出結果をアップを のと制御信号UDとするディレー量検用部40と、アッ コダウンカウンタ20の現在のカウント出力と過去りた ウント出力を比較して遅延量がロックされているかぞか を経出し、なおい、2個のカウント値はされて出場の値 を基準のマニー 段数として出力するティニーロック検出 部50を備える。供し、パータハルスで問期はTP・下 P2 · TP4 (\$ 5



【特許請求の範囲】

【請永項1】 人与にたりロックに基へいて画定の周期 とされる第一、展示、第三にいるスペータを生成する分 関手等と、

前記事(のパルペケータが供給されるとどもに、アップ ダウン制御信号に基づいてカウントアップまたはカウン 上ダウンを行うアップダウンカウンタど、

前記第一のパルフィータが供給されるとともに、前記アップダウンカウンタのカウント出力に基づいてディシー 段数が設定されるディンー手段と、

前記第二のアルフィータが供給されるとともに、前記ディレー手段によって遅延された遅延量を検出し、検出結果を前記アップダウン制御信号として前記アップダウンカウンタに供給する遅延量極出手段と、

前記第三の・ルフィー・タが供給されるとともに、前記アップダウンカウ、タの現在のカウント値と過去のカウン上値を比較して遅延量がロークされているか否かを検出し、たおかつ2割のカウント質のうらいずれか一方の値を選担して基準・マン一段数として出力するディンーロック極出手段と、

を備えていることを特徴とする可要遅延回路。但し、前記分周手段にはいて生成される各パルフデータの周期としては、第一のパルスデータと第三のパルスデータと第三のパルスデータとなるようにする。

【請求項2】 前記遅延量検出手段は、

前記第一でロスプデータを前記ディレー 再及で遅延され た遅延パルフデータの立ち上がりのタイミングでラッチ して出力する第一のラッチ再及と。

in記第一で・パイパータと前記第一のラッチ手段からのフッチが、タッ神化的倫理和とされるラーフの出力を行ったものにされているゲート手段と、

前記遅延ニルマート・タキ反転させる反転手段と、

审記ゲード 手物 い出力されるデータを介記反転 科えで 反動した資金・ペンパータの立下のみイミングですの ナモで出力する第二のイッチ手段と、

今備之、同能第二つジェナ手機からの出力が一タが、前 記載がハルフが、より立ち上がりよりますがか合かでは して、何要がアンドダウン制側信令を出力するようにし たことを特色とは、請求明1で記載や可要関係回路

【請求項は】 可言が延載け、夕極出手換けと投いアッチ手段によって構成され、前記第三のパルスラータに基っまで前記アッパケヴウンヴウンタのディレー段数データるようにされているシープによって生た。

現何の・ストー時代と同記がでも100×夕による200日 ※ 作前の・ストー形数を比較を行う第一の比較手段と、 現何の・ストー学代と引記ができた。そ夕による10日 で能力・ストー学など的較を行う第一の比較手段と、 引記第一年記載を投資が表現として、現在00%と1一。 行数と引記20日にで記り、2、一段など、数十年場合 のデータを舶記第三のクロックでラッチするラッチ 手段 エ

主 刊等。「完整手段」に向約型サード、担合「・・・・・ 段ない引起し、ロード車」・サイト・投数が一致も、の つ、前記第二の比較手段の比較結果として、現在のディ レー段がが前記1 2 ロック前のディレー段数よりも大き い場合に、前記1 2 ロック前のディレー段数を出力し、 これ以外の場合に、現在のディレー段数を出力すること ができるようにされている選択手段と、

10 前記選択手段で選択されたディレー段数を前記第三のペルフィータでデッチするようにされているラッチ手段 レ

を備立ていることを特徴とする請求項1に記載の可受遅 延回路

【請求項4】 人力したグロックに基づいて所定の周期 とされる第一、第二、第三のベルスデータを生成する分 個手段と、

前記第三のパルフラータが作品されるとともに、アップ ダウン制御信号に基づいてカウン、アップまたはカウン 20 トダウンを行うアップダウンカウンタと、

前記第一のベルスデータが供給されるとともに、前記アップダウンカウンタのカウン上出力に基づいてディレー 段数が設定されるディレー手段と、

前記第二のハルスデータが但給されるとともに、前記ディレー手段によって遅延された遅延量を検出し、検出結果を前記アップダウン制御信号として前記アップダウンカウンタに供給する遅延量検出手段と、

射記第三のパルフデータが世給されるとともに、前記アルフダウンカウ、タの現在のカウント出力と過去のカウ

30 シ上出力を理解して遅延量がエックされているか否かを 検出し、なおいいは働のカウント値のうちで小さいほう の値を基準がよう一段数として出力するディレーロック 検出手段と、

| 存備さけ関連が、1、1度数出力手段と

重信: 17 (1) ・1 (2) 世紀 5 (2) 本名と、古名は、前記基準の主に一 段数出力手的がらに基準ディン一段数と所要のディレー 死する乗点するティン・1、3段数合定 4段と、

前記ディングするappと再封によって改定されたディング おねにより、プリーング・タケイ・シースサル・イング

40 FIFT

を備えて構成されていることを特徴とする可変遅延回路 但1、前記が周囲度にはいて生成される各ハルノが いなり展開としては、第一の・ルスデータ・第二の。エス・・ター第三について、マータとよるようにする。

【菊田二月細な説明】

$\{0.0001\}$

50 [0002]

【従来の技術】人力信号を遅延させる目的で用いるディー・ディーとしては、例えばしてプレ・・・インダクターで・・・ロードは、例えばしてプレ・・・インダクターで・・ロードング・基本に分別を集まれている。 選延量を可変にしたいわゆる プログラマブルディレーラインは非常に高価なものになる。このプログラマブルディレーラインは非常に高価なものになる。このプログラマブルディレーラインは非常に高価なものになる。このプログラマブルディレーサインをデジタルデータの遅延に用いようとした場合、大規模な集積回路(Integrated Circuit・・・以下、単にエビという)を構成する場合に要する価格になることもある。

【0003】デジタルデータを遅延させる構成として、例えば国子に示されているようにインバータを2段直列に接続することによってディレーコインを形成し、これを所望するディレー量になるような段数だけ直列に接続することが知られている。国子に示す例では、インバータの直列接続による何えば63個のディンー素子11力をディンー素子16名35直列に接続され、各ディンー素子の出力が64~1のアルナフレクサテロに供給される。マルチプンクサテロでは例えば6万ットのディタ(DSD[5:0]に応じて、いずれかのディレー素子の出力がDOUTから出力される。このようにディンーラインを構成する場合、展価とされる例えばでMOS(Complementary Motal Oxide Semiconductor)プロセスを用いて1で内部で容易に実現することが可能であ

$\{0004\}$

【発明が解決しようとける課題】ところで、LCR身布 定数回路によって構成されたディ・・・インは特性のば らっきや温度変配が非常に小さいのには。で I C の内 部に構成されるゲートの遅延量は温度やプロセス (回路 構成などによる信号で発酵など)ではいっき、および電 源電圧の変動によって大きく変化してしまう。例えば、 CMOSのIC内部と外上では、ELITが条件が全て ₩一下の運度を連つする方的に振りれた場合で、全て型 - する方向に扱いれた場合とを迅速としてと、何えば3倍 程度のディンー論の変化のもででしる。これである例え (食温度補償するととには行っきの電池電台で存主版域 まるような主人をした ・ コー・カイ 転っぱり マエ・ギノイ 1. 5 F C (17内蔵にたら) または 超出り出中環境における フィン・量をといける コープなどで観測しないら必要な ディレー素子の段数を決定するなどの内括が中いわれて いっしい。周世知道の電源電圧の紹存を加減する場 合「通客と悟っ」とは異なる物味です。 せきまたは回路 かぶ要になり低価格化 国村難になう。主旨、エアレー量 ♪観測を行う方法/含は 例えばいえい 量なさり臓幣 L 程の自動化では知じなるとともに、 傾回温度などの使用 環境に対してて人物的で再調整が言葉になって - Butter も価格的なメリットが減少することにはっています。

【0005】そこで、信念は特別学で、244963号

会報に、ディレーラ子とにおいて入力したクロックを2 立居した1 Tの違い区 のハキス りアューティーを5 0 コキキモのフェーニ (一歳・ユール) エキース (当ティ エディン・ディンに入力し (エール) (まなの) 直を入れ ですい増やしていく) 両様で、アストに勢とディン・した テスト信号の論理和が常にハイレベルになるようなデー タの値を調べることで、1 F かのディレーに必要な段数 を調べる方法が開発されている。このようにして、1 T 分のディレーは必要なディレー段数がわかれば、所望することが可能になり、1 C内部で容易に実現することが できるというメリットを生かして廉価なディレーライン を構成することができるようになる。

【0006】 たかしこの場合、1 上がのディレーに必要な段数を設定するための方法が複雑なので、各種測定用のアコグラムを外部に備えることが必要になり、すなわら1 C内部に円蔵するための回路化が用難であるという問題があった。

【課題を解決するための手段】 お発明にこのような問題

[0007]

点を解決するために、人力したクロックに基づいて所定 の周期とされる第一、第二、第二のバルスデータを生成 せる分周手段と、前記第三のベルステータが供給される。 とともは、アンプダウン制御信号に基 乳パでカウントア アプまたはカウントダウンを行うアーバダウン カウンタ と、前記第一のハル ケボータが供給されるとどもに、前 記字 アデダウン カウン タのカウント 出力に基化 バフティ レー投放が設定されるディレー 再投と、前記第二のパル フバータが供給されるとともに、印記がイレー。再関によ 一て遅延された遅延量を検出し、極出結果を前記でいて ダウン制御信号として前記でってダウ、カウンプに件給 ける屋延量検討手段し、前記第三アのパイデータが供給 541 るとともに、前記アトプタファカロレタの現在の力 フルト値と過去のカロレト値を比較して進活量 チェッケ されているいがいを採出してなお、6つ2個のカワンド値 けらずに ずれい 一切の値を選択して 基準ティン・母と称と 引て出力するアメン・コイク検出手技を備立ていること を特徴とよる可能性は原幹、但し、前に物の。再図にはい 医毛囊管性支持 医乳腺性原染 國際 计二次算机 海上的人 40 - 4 フラー・ダー第三カール とデー・ダー第三の へにくり・・タ となるようにする

【0008】また。人力したクロータに基づいて所定の原則を含れる第一。第二、第三の。4つの一タを生成する分別手致と、反記者(2002 ス・・・タかの給されるとしまに、アーファウン制御信号に基づいてカウントアップまたはカウントダウンを行うアーフタウ、カウンター、自己のファウンカウンター・クが開始される。コー・担告に基づいて、ス・・・タが開始される。コー・担告に、自己を表示の企業を表示して、自己、アニータが開始されるテートに、自己、アニーを提供した。

って遅延された遅延量を検出し 検出結果を前記アップ ダウ、制御信号として全記でディダウンカウンタに供給 されるといわれ、単記でいてなり、カウンタの現在した ロント出力と過去のカウント出力を比較して遅休量がプ ックされているが否かを検出し、なおかつ2個のカウン 下値のうちで小さいほうの値を基準ディレー段数として 出力するディレーロック検出手段を備えた基準ディレー 段数出力手段と、前記プロックが供給されるとともに、 前記基準ディレー段数出力手段からの基準ディに一段数 と所襲のディンー比率を重算するディミー投数設定手段 と、前記ディレー段数設定手段によって設定されたディ レー段数により、人力したデータをディレーさせるディ レー手段を備えて構成されていることを特徴とする可変 遅延回路。但し、前記分周手段において生成される各へ ルスデータの周期としては、第一からエフデータ<第二 のパルプデータに第三のパルスデータとなるようにす。

【0009】 4発明によれば、例えばアロヤタ、電源電圧。温度などによってディレー量が変化するようなディンー素子の組み合わせによって可変遅延回路を構成した場合でも、常に所望するディレー量を得ることができるようになる。

[0010]

【発明の実施の光進』以下、本発明の実施の形態を説明 する。国工は本発明の実施の形態の可変遅延回路の構成 例を説明する目である。この図に言されているように例 えばるピットカウンタ10、アップダウンカウンタ2 0. ディシーライン30、ディレー量検出部40。ディ シーロ・2検出部30などによって構成される。3イツ 上カウンタ10は人力したクロックにLKに基づられて、 このグロックにLKを2分周した第一のパルスデータと される1mのデータバルスTP、同じて4分周した第二 わべたアデータとされて2年とのデータニルクチャ2、同 くら 紀 せいごぼうぶつへい タッキ・ダとさか くはり わげーご タバルスでP4を主成する。アップダウン カウンタ20 (ただい) 一条検出部4 0%に ひてップスウェ新伝播 少U 1)に基づいて、ペイル・1数数がカウンドアップ。 カウン しめついっしょう プレト値DCPDを出りますとように されている。例えばアップタウン制御信号1110~5子に - パ でも 5場合にカウントアップ、ローレーオである場 合にカウントダウンを行う。以下。カウント値DUPD をディレー接触DUPDとはいう。ディレース・30 CHATTER OF ALL PARTITIONS CONC. MORE タウンカロータ200カウント値をディン・国際な過ぎで - ウルド てバルスTPを遅延させて出り出る。なお、。 マン・若子のはぬけるたにおしたように例えば64個に 伊足はイエンが 1、任意が知為とはふこといてきる。 【0.04 1】 ・ / 1 … 量極出部4.0.1、ディ1・ツイ1 30によって、シスペルスTPが遅端されたいっとペル

生産に与じりと主意する。ハー・「一量検出」は、 「はった」、では後で図2に、元かってはして記典する。コンレーロッで検出部50は3ビットカウンタ10からのデータパルタ1P4のタイミングで、アップダウンカウンタ20のカウント値DUPD(ディレー段数)に基づいて、現在のディレー段数と12ロック前、または2クロック前のディレー段数の比較を行って、ディレー段数がロックされているか否かの判別を行うようにされている。このディレーロック検出部50からは、ディレー段数がロックされていることを示すディレーロック信号しのCKまたは基準ディレー段数DREFが出力される。なお、ディレーロック検出部50の詳細については後で同3にしたがって詳して説明する。 【0012】[42に従いディンー最検出部40の構成例

スDTPに基づいて、3ビットカウンタ10からのデー

さいにスTP2をラッチまることによってアップダウン

【0013】 このですり、最極相部40は、ロビットカウンタ10からのデータンルスTP2をD・FF41の「DATA」に、またデータンルスDTPを「CE)に入むすると、データンルでTP2の立ち上がのかが、タバキスDTPの向も上がのよりも見い場合にアップをかり顕越に受けり、ジュ10%の「または減い場合にアップタクに到輝信売したがにデー、メルとされる

【 0 0 (4 】次に、同じに従いて(1) (1) で検問しる 0 の場で例を説明する。同じされているように、ハットーコッと検出部の(は、2 良のD - FF 5 2 a 、5 2 b からなるシスト、ビスタ 5 2 、第一の比較部 5 3 、年にの比較部 5 3 、年にの比較部 5 3 、年にの比較部 5 3 、年にの実験部 5 4 、D - FF 5 5 - AND がった5 5 。平にクタ 5 7 、D - FF 5 8 などによって構成されていて、【 0 0 1 5 】アンドダウ、ケフ、タ 2 0 つりやシ を貸D UPDでも、1 ・ 財政にはシフトによって数 DUPDに対してD - FF 5 2 a ご出力として1 クロック領の・スト・財政 DF 1、D - FF 5 2 Bで出力として2 2 コック部 5 0 ニュスト・アン・財政 DF 2 を得ることができるようにされて

7

いる。なお、シフトレシスタ52に供給されるクロック (た) - タハ1 スエピ 4 と 5れる。比較部5 8 ではケッシー 15次DUPD - フ・15次DUPD - フ・15次DUPD - フ・15次DUPD - フ・15次DUPD - フ・15次DUPD - フ・15次DUPD - フ・2 で 数DR 2の比較を行い。何とばDUPD - DR 2である 場合にデータ出力を行う。すなわち、AND ゲート 5 5 からはDUPD - DR 1 とDUPD = DR 2 の場合の論 理積が出力される。 D - FF 5 6 はDUPD - DR 2 の場合のディレー度数をデータバルスエP 4 で ラッチして ディンーロック信号し〇CKとしてパイレバルのデータ を出力する。

【0016】センクタ57は1クロック前のディレー段数DR1と現在のディレー段数DUPDを入力して、ANDゲート55からの論理積に基率いて、7,力したディシー段数DUPDとディン・12数DR1を選択的に出力する。例えば、比較部53の比較結果として、ディレー段数DUPDとディン・1段数DR2が一致し、かつ、比較部54の比較結果として、ディレー段数DUPDがディレー段数DR1よりも大きい場合にディシー段数DR1を出力し、これ以外の場合に、ディレー段数DUPDを出力することができるようにされている。

【0.0.1.7】センククライで選択されたディレー段数(DUPDまたはDR 1)はD - FF 5.8に供給され、データバルスTP4によってラッチされて基準ディレー段数DREFとして常に出力するようにされている。このように、ディシーロック検出部 5.0は2クロック前のディレー段数DR 2 と現在のディレー段数DUPDを比較して一致人でいたほディレーロック信号1.0C Kを出力し、1 クェックすのディ、一段数DR 1 と現在のディン一段数DRF F として出力するようにされている

【0018】以下、図4、図5にしたが同日におした 可多尾葉的除すに対ける各位号のタキミスでを説明す。 ふこなお、同4、正 5は、仲のタイコングがすしている 75. 健宜担因4.22かでOn ve c から1.4.0 On ve さまでのタイミングをおし、悩みにおいて1400m~ ple、J韓のタイミング上示いている。また、図4、図5 (** 1) セスの異選時間で職家電子の変配し、ことを想定 1 で何えばクロック周波域を変化させて、クロック制度 **ぬこ 変化に現後して11分のディレーに必要なティレー** 段数を出力するようにした。例を示している。これらの。 **区に示されている。手にはクロックの韓返し周期に対応** たにはは、 ここ10に対しても、9は例えば10%でけ 韓四川周期。中心、「土なわらり」といった周波なが建い状態。 を引す でいた さんに これでは何くで(a)はられっち \$91 440, 361 (15 5 7 4 9) \$91 420. eff: + 11 + 14: 30, df H + 11 + 3 + 2 極出訳 3.0 - 10 - 11 + 11 - 基極出記 4.0 にはいてぞ 信息のタイスにクタスにていた。

【0019】国4に示されているように、0nsecから120nsecが明開にはいて、サカット信号CLRがローニュニな、当時では、3cmでファフェクリンティの。a いって、当は、当らにアーファフェクリンティの(b)にはいてロート信号LOADがローレベルになった時点で初期のディレー段数DINTとして「0x20」が設定される。これにより、ディレーティン30(c)においてディレー投数DSDとして「0x20」が設定される。これにより、ディレーティン30に入力したデータバルスTPは「0x20」のディレー段数によって遅延されてデータバルスDTPとして出力される。

【0.020】 行して1.20 n/s/e/cが500 n/s/e/c の期間において、「0.x.20」のディレー段数によるディレー最低1 T分のディレーに対して不足しているので、ディンー最極出部40に大力されるデータハルスTP2の反転タイミングよりデータハルスDTPの立ち上がりが早くなっている。したがって、データハルスTP2をデータハルスDTPの立ち上がりでランチしたデータハルスQXンデータハルスTP2の排他的論理和とされるスプ

- 20 れるデータ/ルンUPは、データ (ルンDTPの立ち上がりからデータ/ルス スTP2の反転までのかずかな間だけローレーベルになる、ほとんどがハインベルとなるバルスとされる。したがって、アップグウンカウンタ20(b)ではデータ (ルスTP4の立ち上がりのタイミングで、アップダウン制御信号UDがハインベルとなり、ディン一段放DUPDはカウントアップされて「0×21」となる。以降500m×ccまで、同様にしてディン一段放DUPDはカウントアップされ「0×22」となる。
- 30 【0021】からに500m×ecから1400m×ecが期間において、ディン・重数DUPDから0×2
 3」になると、ディン・最近1Tがよりも大きてなるのでディモ・最極性1340に大力されるデータのエスTP2の破転タイコンプはデータのエスDTPにより上のより、アンダーなる。ここが、この、アンダーはアQAをデータールスTP2の接転タイミングからデータがエスDTPのでは大がりまでかかまがなっているになる。ほとんとはデートによりなアンジストされる。アジータのフタウンが前によりではデーターエスTP4つ違い上がりでアップタフン制御信号UDかのニシスAたので、ディン・45数DUPDはカカニトグウンされて「0×22」とされる

【0022】契膝、・・ケッキスTP4力とら上が で、アップを取り胎腫信号UDはパイレッキ、ローロバ ルを変現に適り遅れてきになり、よ、び・・ディレー接 数DUPDは、0×20 0×21 1値を支配が ることになる。そこで、・ドレーフ検出に350によ いて・ス、同2数DUPDには、ことにつっ合いを検出 80 まる・・アレーローフ検出に50円に、・・アバキス1 【0023】同ちに示されているように、1400msecで、クロックでし、形がす。10からす。9になると、先述したようにパルスの織返し周期が例えば10%短くなり、周波数が速い地態となると、ディレー段数「0×22」によるディレー量は1下分のディレー段数して大きまざる。したがって、アップグウン制即信号UDはローレバエになり、アップダウンカウンク20ではデータバルス「P4の立ち上がりでディレー段数DUPDが「0×1E」までカウントダウンされると、1下分のディレー量よりも小さくなるので、それ以降は「0×1E」と「0×1F」を交互に繰り返して、小さいほうの「0×1E」を1下分ディレーさせるための基準ディン一段数DREFとして出力する。

【0024】このように、人力するクロックでLKの周期が変化しても、その変化量に対じして所関するディレー最を得ることができる基準ディンー段数を得ることができるようになる。

【0025】たお、図3に示したディレーロック検出部 50では、ディレー段がDRIとディレー段数DREEとして出力するように説明したが、大きいほうを出力するようにしてお良い。また。国工に示した可変遅延回路1の構成においてディレー最低出記40を省略して「データルルスエ P4からも上しの(8クロックに毎に抵動するディレー段数DUPDをそのまま出力するようにしても「上記」に場合とはほじ集の効果を得ることができる。そらに、データルルス「P2、TP4とそれぞれ2 ローバイス」4年パルスと、エッして説明しているが、TP4、TP2・エPという問係が成立していればデータバンスエP2、TP4に正意の問期のデータルがスを適用することのできる。

【0026】また。図すのアップダウンカロ、タ20に スピケまでは、何きばいる。 スコードスだけカウントに ティータウン動作を可能にするそれいでは、いタDLE 以を入力可能にして、必要などとだけ場準・メント野女 DEEEを建てするようにおくことも可能である。

【0007】また、ことに対な可変異好的態度も分次要とされる他では30分。確定して容易で1つりで地位が呼吸に なる。

10 0によって構成されている。なお、ディレーライン 70 は図 1 に重したディレーライン 3 0 と同様の構成とされる。 ここで、ディレー段数決定部 6 0 は例えばるビットのDRA TE[3:0] と例えば6 ビットのDRE F[5:0] を掛け合わせて、 9 ビットのMP X[9:0] を計算するようにされ、以下 9 ようにMP X の 七章 6 ビットを1 SD として出力する。

MPX[9:0]:DRATE[3:0]*DREF[5:0]

DSD[5:0]:MPX[9:4]

20 したがって「例えばディンー比率DRATE==5 5.1 であった場合、クロック周明1/16のディレー量になり、例えばディレー比率DRATE=3 5.1であった場合、クロック周期の15/16のディレー量になる但し、これはディレー比率DRATEのビート数ペディレー段数設定部60における掛け算手段の演算精度を限定するものではない。

[0029]

【発明の効果】以上、説明したように本発明は、例えばフロナス、電源電圧、温度などによってデ、レー量が変化するようながとした素子の異な合わせによって可変遅延回路を構成した場合でも、実際の使用条件になって高に再望するディンー最を得ることができるようになるしたがって、外部における他の回路構成やアロケケムなどを必要と無すに、可変遅延回路を構成することである。また。本を明はCMOのによっていたのでは要求を言いてきる。また。本を明はCMOのによっていたの、主要できるとで、従来のしてや分布定数に路を用いた可変遅延回路と比較しても極めて興催で構造することができるようになる。

【[清][[7]第三代論則明】

40 【図1】 な暑明の実拠の形態の可変資料を貼り構立を記 明するプロ・何朴である。

【図2】図1つ可変異種回路を構成するティン・量極出 部の構成側を90時は同図である。

【図3】図4つ可変質無制質を構改する・・・ ジール 検出記り構改的を説明する図である。

【図4】可変異無回路には以上を各信費やタイミにでかる。 よるである。

【図5】可し荷針回路にはいて各口サータイン。こかが するである。


30 【国际】本轮明广变形构为可变属特质遵广横立公司用主

る図である。

【例で】 グラン・ウイン 5構成を説明する[名でもる] 【符号の説明】


1.60 再変運延回路、10 3 *** カウンタ、20 アップタウンカウンタ、30、70 ディレーライン、40 ディレー量検出部、50 ディレーロック検

[図1]




1 (可変選延回路)


[[4]2]




[.5.5]



[[4]4]







[[2]6]

